Examen Final P1 *(14 de Enero del 2025)* IC - 24-25-Q1

Apellidos y nombre: …… Grupo:……

Examen Final (1ª parte)


- Duración del examen: 2 hora y 30 minutos.
- La solución se tiene que escribir en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, etc.
- La solución del examen se publicará en el Racó de la FIB y en Atenea mañana.


Nota: La indicación de la puntuación de los ejercicios es sobre 10 puntos, pero esta parte del examen final solo representa 5 puntos de la nota del examen final.

Ejercicio 1 (0,8 puntos)
Cada fila de la tabla tiene 4 columnas con: el vector X de 8 bits, X expresado en hexadecimal, el valor en decimal, Xu, que representa X interpretado como un número natural codificado en binario, y el valor en decimal, Xs, que representa X interpretado como un número entero codificado en binario en Ca2. Completa todas las casillas vacías.

X	X (hexa)	Xu	Xs
	0x9C		
		76	
10100010			
			-58

Ejercicio 2 (0,7 puntos)
Completad el siguiente cronograma de las señales del esquema lógico considerando que los tiempos de propagación son: Tp(Not)=10ut, Tp(And-2)=20ut, Tp(Or-2)=20ut. Dibujad la señal sombreada cuando no se pueda saber si vale 1 o 0.






Apellidos y nombre: ..... Grupo:.....

Ejercicio 3 (1 punto)


Dado el esquema en bloques del CLC, complete la siguiente tabla de valores de las salidas del circuito para cada uno de los valores de las entradas (LTU calcula A<B, interpretando los valores de sus entradas como números enteros).



X	Y	W	a	b	c	d	e
10101100	**11011010**						
11110010	**10110001**						

Ejercicio 4 (2 puntos)

Dado el Grafo de estados del modelo de Moore de un CLS, hacer la síntesis:



a) Con 1 **ROM** para el estado siguiente y 1 **Descodificador** y puertas necesarias para el CLC de salida (0,5 puntos).


b) Usando el número mínimo de biestables D, una única memoria ROM y un multiplexor de buses (0,5 puntos).

Apellidos y nombre: …… Grupo:……

c) El circuito con puertas AND, OR, NOT i biestables, resultante de la expresión mínima en suma de minterms minimizando por Karnaugh (incluir la simplificación por Karnaugh en la respuesta) (1 punto).

Ejercicio 5 (1 punto)

Dado el siguiente circuito lógico secuencial (valor inicial de los biestables: q1q0 = 00), obtener:



a) La Tabla de transiciones (G) y la Tabla de Salidas (H) (No cal simplificar).

Tabla de transiciones (G):

Apellidos y nombre: …… Grupo:……


a) **Tabla de Salidas (H):**

b) El grafo de estados

Ejercicio 6 (2 puntos)

Completa (arcos, etiquetas y mnemotécnicos) el fragmento de grafo de estados de la UCE para que, juntamente con la UPG, implementen el fragmento de código indicado. Los datos son de tipo natural.


```
for (R1 = 0; R1 < 128; R1++) {
        R2 = R2*8 - R3;
        if ((R4 > R5) && (R1 != 0))
                R4 = R4 / R5;
}
R2 = R2 + R3
```



Apellidos y nombre: …… Grupo:……

Ejercicio 7 (2,5 puntos)

A partir de los esquemas lógicos de la Unidad de Control (UC) y de la Unidad de Proceso (UP) de un procesador de propósito específico (PPE) que calcula el cuadrado de un número ($W_u = X_u^2$), responded a las siguientes preguntas:




a) Indicad cuál es el camino crítico (o uno de ellos si hay varios) dibujándolo sobre el esquema del PPE y escribiendo en el espacio reservado la secuencia de dispositivos y nombres de señales que lo forman, así como el tiempo del camino indicando los sumandos que lo calculan. ¿Cuál es el tiempo de ciclo mínimo del PPE para que funcione correctamente? **(1 punto)**.

Considerad que:

- El tiempo de propagación de los dispositivos es:

$T_{Mx-2-1} = 50$, $T_{Dec} = 40$, $T_{ROM} = 150$, $T_z = 90$, $T_{-1} = 450$, $T_{ADD} = 630$, $T_{Biestable} = T_{REG} = 90$ y $T_0 = 0$ u.t.

- Las señales/buses de entrada al PPE están estables pasadas 120 u.t. desde que se produce el flanco ascendente de cada ciclo de reloj.
- Las señales/buses de salida del PPE deben estar estables 55 u.t. antes del flanco ascendente de cada ciclo de reloj.



Camino crítico:

Tiempo del camino crítico y sumandos que lo forman:

Tiempo de ciclo mínimo:

b) Se añade una nueva entrada al PPE, llamada Begin, para sincronizar la entrada de un nuevo dato al PPE. Ahora, durante el ciclo en que Begin vale 1 en el bus X se encuentra el número del que se desea calcular su cuadrado. En el ciclo en el que en W se encuentre el resultado ($W_u = X_u^2$) se pondrá a 1 la señal End. La señal Begin se ignora durante los ciclos que dura el cálculo, pero no se ignora en el ciclo en el que End vale 1.

Completad el grafo de estados de la nueva UC del PPE, siguiendo la leyenda que se da. El circuito solo calcula el resultado correcto si $X_u > 0$ y si el resultado es representable en n bits (tamaño de los registros y buses). **(1.5 puntos).**

